(19) 世界知的所有権機関 国際事務局

PCT

(43) 国際公開日 2006年1月12日(12.01.2006)

(10) 国際公開署号 WO 2006/004196 A1

(51) 国際特許分類:

G06F 15/17 (2006.01)

G06F 12/00 (2006.01)

G06F 13/36 (2006.01)

PCT/JP2005/012631

(21) 国際出賦器号: (22) 国際出頭日:

2005年7月1日(01.07.2005)

(25) 国際出願の言語:

日本語

(26) 国際公開の言語:

日本語

(30) 優先権データ:

特願2004-197296 2004年7月2日(02.07.2004)


(71) 出願人(米国を除く全ての指定国について): 日本電気 株式会社 (NEC CORPORATION) [JP/JP]; 〒1088001 東京都港区芝五丁目7番1号 Tokyo (JP)、エヌイー シーコンピュータテクノ株式会社 (NEC COMPUT-ERTECHNO, LTD.) [JP/JP]; 〒4000055 山梨県甲府市 大津町10BB-3 Yamanashi (JP).

(72) 発明者: および

- (75) 免明者/出願人 (米国についてのみ): 細見 岳生 (HO-SOMI, Takeo) [JP/JF]; 〒1088001 東京都港区芝五丁目 7 番 1 号 日本電気株式会社内 Tokyo (JP). 渡辺 佳晃 (WATANABE, Yoshinki) [JP/JP]; 〒4000055 山梨県甲 府市大津町1088~3 エヌイーシーコンピュータ テクノ株式会社内 Yamanashi (JP)。
- (74) 代理人: 池田 憲保 . 外(IKEDA, Noriyasu et al.); 〒 1050003 東京都港区西新橋一丁目 4 番 1 0 号 第 3 綠 ピル Tokyo (JP).
- (81) 指定国(表示のない限り、全ての種類の国内保護 が可能): AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA. NG, NI. NO. NZ. OM. PG. PH. PL. PT. RO. RU.

[観業有]

- (54) Title: MULTI-PROCESSOR SYSTEM AND MEMORY ACCESS PROCESSING METHOD
- (54) 発明の名称: マルチプロセッサシステムおよびメモリアクセス処理方法



101-1... PROCESSOR NODE

110-1-1... PROCESSOR

110-1-2... PROCESSOR

120-1... DIRECTORY 130-1... MAIN STORAGE PART

140-1... MEMORY CONTROLLER

101-L.. PROCESSOR NODE

110+1... PROCESSOR

110-i-2... PROCESSOR

120-i... DIRECTORY

130-i... MAIN STORAGE PART 140-L.. MEMORY CONTROLLER 101-m... PROCESSOR NODE

102... NETWORK

150-1... INPUT/OUTPUT CONTROLLER

160-1-1... INPUT/OUTPUT DEVICE

160-1-2... INPUT/OUTPUT DEVICE 103-1... INPUT/OUTPUT NODE

150-L.. INPUT/OUTPUT CONTROLLER

160-1... INPUT/OUTPUT DEVICE

180--2... INPUT/OUTPUT DEVICE

103-J... INPUT/OUTPUT NODE

103-n... INPUT/OUTPUT NODE

(57) Abstract; When receiving a write message, an input/output controller issues a write request messago to a homo processor node that holds the corresponding data in a memory. A memory controller of the processor node having received the write request message performs a consistency processing based on the status of the corresponding data stored in a directory and controls a write permission message to reach the input/output controller having issued the write request message. The input/output controller of the input/output node having received the write permission message issues, as the write message, an update message to the home processor node. The memory controller of the processor node having received the update message updates the data in a main storage part. In the processing described above, when receiving a plurality of write messages from input/output devices, the input/output controller issues a write request message regardless of the progress of the preceding write message, and issues a write message after an issuance of the write message of the preceding write.

[校業有] BEST AVAILABLE COPY

WO 2006/004196 A1 |||||